工程師們不努力的話，芯片的功耗早就趕上太陽表面了

編者按：本文來自微信公眾號“魔鐵的世界”（ID:jiangpeiyu0916），作者 魔鐵，36氪經(jīng)授權(quán)發(fā)布。

1967年11月9日，土星5號運載火箭（Saturn V）成功進(jìn)行首飛，它是人類歷史上使用過的自重最大的運載火箭，總推力達(dá)3408噸，可以將1艘標(biāo)準(zhǔn)排水量的051型導(dǎo)彈驅(qū)逐艦送入太空。

實際上，衡量土星5號有多生猛，除了推力這個指標(biāo)外，還可以看發(fā)動機噴口的功耗密度。一般來說，火箭發(fā)動機噴口的功耗密度接近每平方厘米1000瓦。至于萬人敬仰的太陽，其表面的功耗密度超過了1000瓦/平方厘米。

在人類科技世界中，還有一樣小小的東西，在功耗密度上可以和上面的龐然大物掰掰手腕，它就是芯片。

英特爾第一款商用CPU 4004，是古董級產(chǎn)品，晶體管數(shù)量只有2250個，2000年出品的奔騰4處理器，工作頻率增加到2.8萬倍，晶體管數(shù)量增加到2.4萬倍。如果晶體管大小不變，工作電壓不變，4004版的奔騰4處理器的功耗將增加到天文數(shù)字般的6.72億倍，功耗密度超過20000瓦/平方厘米，是太陽表面的近20倍。

（intel 4004）

這是理論測算的結(jié)果，現(xiàn)實中不可能發(fā)生，但芯片的功耗密度之大，上升之快絕非危言聳聽，而是迫切的現(xiàn)實問題。

在2001年的國際固態(tài)電子電路會議上，專家們指出，處理器的功耗正以指數(shù)級的速度增長，如果這個趨勢得不到遏制，到2005年時高速微處理器的功耗密度將趕上核反應(yīng)堆，2010年與火箭發(fā)動機噴口不相上下，到2015年甚至可以與太陽表面的功耗密度并駕齊驅(qū)。

看起來核物理學(xué)家多年求而不得的人造太陽，有可能在芯片大廠手里實現(xiàn)了，這樣想的話顯然有違科學(xué)家的初衷，因為科學(xué)們其實是想向芯片行業(yè)提個醒，再不想辦法解決芯片的功耗問題，南墻在等著你們的腦袋撞上來！

這堵“南墻”在芯片設(shè)計領(lǐng)域有個專有名稱叫“功耗墻（Power Wall）”，是每一家芯片設(shè)計公司和芯片制造廠的必修課：要設(shè)計出高性能的芯片，就必須先解決飆漲的功耗問題。

現(xiàn)有的芯片大都是由CMOS（互補金屬氧化物）邏輯電路構(gòu)成，其功耗可以用一個公式粗略表達(dá)：

P∝CNV2f

公式中，C為負(fù)載電容，N為CPU中的晶體管數(shù)量，V為電源電壓，f為工作頻率。

不要被公式嚇到，它概括后就是一句話：降低晶體管尺寸（負(fù)載電容減小）、減少晶體管數(shù)量、降低電壓和工作頻率，只要滿足其中任何一項，CPU的功耗就會降低。

由于晶體管數(shù)量直接關(guān)系到CPU的性能和功能（蘋果A12 X和A12芯片，麒麟990 5G和麒麟990E的內(nèi)部架構(gòu)完全相同，性能差距主要體現(xiàn)在晶體管數(shù)量多少），摩爾定律說白了就是堆晶體管的數(shù)量，因此每一代芯片的晶體管數(shù)量只增不減，這也意味著降功耗就別打晶體管數(shù)量的主意了（產(chǎn)品檔次區(qū)分除外）。

芯片工作頻率也和性能相關(guān)，DIY時代，電腦超頻發(fā)燒友最喜歡壓榨CPU潛能，壓榨的其實就是工作頻率，所以也很少有芯片設(shè)計商和它過不去。

現(xiàn)在掰著手指頭都能算清，工程師們要降低芯片的功耗，有兩條路可走。第一條路是減小晶體管尺寸，這是ASML和臺積電們的職責(zé)，制造分辨率更高的光刻機，把工藝制程從微米級一點點演進(jìn)到納米級，就是為了把晶體管做得小一點，降低負(fù)載電容，從而降低功耗。

通過海量燒錢，工程師已經(jīng)把晶體管的尺寸做得極其微小，目前量產(chǎn)的A14芯片和麒麟9000芯片，晶體管的柵長為5nm，僅為已知最小的動物病毒豬圓環(huán)病毒直徑的1/3左右，而在1995年，晶體管的柵長還只能做到350nm。也就是說，今天的芯片僅僅因為尺寸縮小，導(dǎo)致功耗僅有25年前的1/20左右。

第二條路是讓芯片這匹“馬兒”吃得少一點，即降低芯片的電源電壓。這條路由于沒有昂貴的光刻機和海量燒錢的生產(chǎn)線做廣告博取眼球，很少有人知道。

降低電壓有個最大的好處就是主要燒智力，而且相比做小晶體管尺寸的節(jié)能效果，更為生猛。根據(jù)上面的公式可以知道，電源電壓和芯片能耗呈平方關(guān)系，也就是說電壓每降低到原來的1/2，能量消耗就減少到原來的1/4，這種指數(shù)級的關(guān)系，搞好了是相當(dāng)驚人的。

2011年9月16日，芯片大戶英特爾公布了一款郵票大小的CPU，開發(fā)代號Claremont，它的特別之處就是“吃”的特別少，低負(fù)載時耗電量僅為10毫瓦，要知道現(xiàn)在手機SoC芯片中一顆CPU大核滿載時，功耗就有1瓦，是Claremont的100倍。英特爾沒有說明Claremont的電壓是多少，但應(yīng)該比手機CPU內(nèi)核低得多，估計在1/10左右。

正因為Claremont胃口超小，一塊小小的太陽能電池就可以喂飽，十分好養(yǎng)，如果用到手機或筆記本電腦上，三天一充根本不算事。

不過英特爾也說了，Claremont這款處理器可能無法實現(xiàn)商用，但這項研究將被整合到今后的處理器和其他電路中。

為何英特爾不能量產(chǎn)Claremont處理器？一個重要的原因是，通過降低CPU電壓來減少功耗的難度不小。

芯片中的CMOS晶體管在進(jìn)行開關(guān)動作時，有一個“閾值電壓”，簡單說就是劃分“開（對應(yīng)1的狀態(tài)）”與“關(guān)（對應(yīng)0的狀態(tài)）”界限的特定值，上面講的降低CPU電壓來節(jié)省能耗的方法，其實就是讓電源電壓降低到逼近“閾值電壓”。打個形象的比方，“閾值電壓”相當(dāng)于馬兒的“飽腹感”，馬兒只有吃飽了，才會跑得歡，為了省飼料，過去吃十分飽，現(xiàn)在降到八分飽、七分飽，甚至六分飽，不斷逼近“飽腹感”這條線。

不過，這個類比并不精確，因為CMOS晶體管的功耗由動態(tài)功耗和靜態(tài)功耗組成，動態(tài)功耗是晶體管進(jìn)行開關(guān)動作時產(chǎn)生的功耗，占整個功耗的80%，靜態(tài)功耗是晶體管處于截止?fàn)顟B(tài)時，因為漏電產(chǎn)生的功耗，占整個功耗的20%。

靜態(tài)功耗有個特點，一般隨電源電壓升高而降低，這就帶來新的麻煩。工程師想辦法降低電源電壓，芯片的動態(tài)功耗降低了，但靜態(tài)功耗又像蹺蹺板一樣逐漸升高，當(dāng)電源電壓低于閾值電壓時，動態(tài)功耗緩慢下降，靜態(tài)功耗卻呈指數(shù)級上升，使芯片的降耗變成賠本的買賣。

更為重要的是，隨著電源電壓的降低，晶體管的切換速度會越來越慢，當(dāng)電源電壓低于閾值電壓時，晶體管的開關(guān)狀態(tài)越來越不穩(wěn)定，開始混亂，芯片性能暴降，最差能降低到原來的1/500。

想讓馬兒跑，又要讓馬兒少吃草，最后是馬兒不愿意跑，所謂“世間不如意者，十之八九”。

怎么辦？工程師把電源電壓盡力降到閾值電壓附近，使動態(tài)功耗的下降超過靜態(tài)功耗的上升，同時晶體管的開關(guān)速度下降在可承受范圍，簡單說只要降低的功耗幅度大大超過性能降低的幅度，這筆買賣就劃算了。

目光銳利的網(wǎng)友會問，電源電壓降到閾值電壓的那一刻，不就是芯片工程師黔驢技窮的時候嗎？確實如此，到時隨著晶體管數(shù)量的上升，芯片的能耗又將飆漲，去追趕火箭發(fā)動機噴口，趕超太陽表面。

不過工程師的辦法還是有的，那就是采用新材料或新的晶體管結(jié)構(gòu)。2007年，晶體管源極絕緣層的二氧化硅被high-k金屬匣極替代，這種新材料的使用，使漏電量減少5倍，功耗也大幅降低。

目前，被認(rèn)為最有可能打破現(xiàn)有功耗墻的賽道是碳基芯片，這條賽道上的選手有歐、美、中等國家和地區(qū)，只是現(xiàn)在還未到?jīng)Q出勝負(fù)的時候，不過勝負(fù)一旦決出，降維打擊就會發(fā)生。

總之，當(dāng)你刷手機時，你刷的其實是一個神奇的存在，因為沒有芯片工程師不懈努力的話，你刷的將不是手機，而是“火箭發(fā)動機噴口”。